博客

移至16纳米-这是10纳米芯片

台积电(TSMC)也被称为台积电,其长期合作伙伴ARM Holdings Plc(ARM)和Synopsys最近宣布,他们现在能够帮助制造商设计具有10纳米功能的芯片。

台积电设计副总监Willy Chen表示:“ N10设计生态系统已准备就绪,可以开始客户设计。”他进一步指出,TSMC和Synopsys已经合作了15年,ARM和TSMC共同提供了“最先进的TSMC技术中最先进的ARM处理器内核”。

ARM的Rob Aitken说,现在,“ 10纳米技术的实现需要一个生态系统”,这是三家公司准备提供的。他还暗示“正在开发一些很酷的东西来加快芯片设计的速度”,但是他没有详细说明它们是什么。

10纳米节点是紧随其后的技术节点 14 nm 节点和10纳米级是指使用10到20纳米之间的工艺技术制造的芯片。

此公告的最大影响在于半导体设计师。随着引入新的更复杂的设计规则,他们创建符合晶圆厂/代工厂设计规则的电路和布局的工作变得越来越具有挑战性。但是在20 nm及以下的波长下,它变得更加困难。

台积电介绍 多图案 10 nm波长意味着进行和验证色彩分配的新方法。这意味着创建测试布局和DRC / MP平台,然后进行过程探索,以确定可以使用哪些设计规则制造哪些图案/结构。这项探索是一个反复的过程,在此过程中,代工厂根据测试结果不断完善布局平台和设计规则

成功的关键是尽早与像ARM和TSMC这样的供应商和晶圆厂/代工厂合作,以了解设计到10纳米所带来的设计方法的变化和流程的变化。

10-nm 节点将面临更加激动人心的挑战。如果早期的指示是正确的,那么它将使我们回到40纳米节点以来我们一直在处理的DRC检查中,节点到节点增加30%以上。在20nm处,支持/需要一些双图案布局着色。在10 nm波长下,设计人员可以期望在流片之前看到对颜色布局的更多要求。

总而言之,尽管关于10 nm设计的说法很多,但使用20和16/14 nm工艺节点来了解不断扩展的复杂性,而先进节点的新制造要求将帮助设计人员使用10 nm设计工艺。置信度。

COVID-19声明:
此时,Shin-Etsu MicroSi,Inc.已打开并正常运行。我们将继续密切监视局势,并遵循公共卫生官员,疾病预防控制中心,世界卫生组织以及地方和美国政府的指导,迅速采取行动以采取适当的预防措施。我们可能会调整正常的操作程序以支持社会疏离准则。我们将继续向您通报任何进展。