半导体封装新闻–铜能否再次革新互连?

在过去的几十年中,制造工艺通过越来越严格的工艺套件来驱动电路结构设计,这些工艺套件迫使设计人员将电路结构适应制造工艺。集成电路中的互连正在成为系统性能和功耗的主要因素。

从铝到铜的过渡始于80年代后期,并且需要在制造技术上进行重大发展,包括在根本上不同的金属图案化方法以及引入势垒金属层以将硅与潜在破坏性铜原子隔离开来。

铜的好处

铜在集成电路中最重要的好处是,与铝相比,铜具有更低的电阻,而铝一直是主要的互连材料。使用较低电阻的互连线(例如铜)会降低RC延迟,进而增加IC速度。集成电路的固有速度极限由其晶体管可以导通和截止的频率决定。较小的晶体管本来具有较高的时钟频率,因此通常通过缩小特征尺寸来实现IC速度的提高。当前,高级IC的速度限制由信号延迟来设置。

在1980年代后期,随着功能尺寸的减小,切换到铜互连成为当务之急。铜的引入带来了向镶嵌金属的转变,因为铜很难蚀刻,并且具有非钝化,非挥发性的蚀刻副产物。

在1990年代末,采用英特尔四分之一微米逻辑工艺的金属1铜线厚度为480nm。现在,随着制造商考虑使用10纳米以下技术节点的选件,关键层的线宽已降至50纳米范围。较薄的层意味着要去除的材料较少,并且蚀刻工艺的挑战性可能较小。

在今年的IEEE互连大会上,研究人员虽然没有透露有关其蚀刻和清洁工艺的详细信息,但报告称仅在铜表面残留了一层薄薄的CuO。

初步的电迁移和电阻率结果令人鼓舞。 IMEC纳米互连项目主管ZsoltTőkei表示,电阻率比同类大马士革结构高15%。蚀刻铜线作为解决电阻率和电迁移问题的一种方法,不会在互连堆栈中引入新材料。

如果将蚀刻铜线并入 N5技术 节点可以克服,这对于互连堆栈的介电和金属组件均具有重大意义。自铜本身以来,蚀刻铜线可能被证明是互连堆叠的最大变化。